一、数码电路概论
1.数码逻辑
基本上讯号可区分为两大类，一为「类比」信号、而另一为「数码」信号。
而所谓的「类比」信号，泛指随时间做连续变化的信号，例如人类所讲的「话」，就是一种类比信号。而「数码」信号是指不会随时间做连续的改变 之信号，例如「开关」，仅有打开及关掉而已，换成逻辑来说，也就是只有「0」与「1」而已。
换句话说，数码信号就可以用逻辑来表示，如此做可简化信号之处理，因为比较不会有杂讯干扰的问题。
所谓数码逻辑，就是专门为了处理数码讯号的一门学科。因电路中所有之元件皆为逻辑元件，固其组合出来之任何电路，皆为数码电路，所以其输入、输出讯号，也只会以逻辑状态呈现，如此可使输出之讯号获得相当之稳定性及确定性。因为这样的关系，使得数码系统被广泛的使用，并不断改良中。
2.组合逻辑
所谓组合逻辑，乃是将基本的逻辑元件，例如：及闸(AND)、或闸(OR)、反闸(NOT)、互斥或闸(XOR)等元件，组合成一个数码(逻辑)电路，而达成某种功能(要求)，即称为「组合逻辑电路」。
3.顺序逻辑
数码电路主要是包含两类元件，一为逻辑闸而另一为储存元件。之前所提之组合逻辑，没有循序的功能，也就是输出完全由输入决定，当输入讯号消失，输出亦随之不见，无储存输出结果之功用。然而电路要能循序，就需要一种能够储存原来信号的装置，使新输入的信号能参考原来输入状态来决定输出变化。这种储存装置，称为记忆装置。将「组合逻辑」加上这种「记忆装置」，使电路具有循序处理能力就是一种「顺序逻辑电路」。
顺序逻辑电路中最基本的记忆元件，就是「正反器(Flip-Flop)」。
二、CPLD认知介绍
1.何谓CPLD
由于信息工业发展讯速，从一般人之日常生活就可见一般；小至每个人手上的行动电话、家家户户皆有之洗衣机、停车场的全自动化，大到银行里的资料库、飞机上的自动驾驶，无一不是计算机所及的地方，而不论是计算机本身亦或其外围之，皆为数码电路之产物。
对于大部份学习数码电路设计的人来说，其学习过程大抵从最简单的组合逻辑电路设计开始，接著便是顺序逻辑、简易之模块设计、至比较复杂完整之系统设计。
传统的实验方式，每做一个实验就必须重组一个硬件线路，特别是复杂的线路，相当费时耗力且不易进行，因此也就常省略跳过，导致缺乏设计架构稍大且完整的电路的经验。
为了改进以往数码电路学习方式的缺点，并且缩短开发大型数码电路的时间，所以有了整合式数码电路设计环境的发展，此种环境是以个人计算机为平台，配合电子设计自动化(EDA)软件的执行，达到从电路设计输入、模拟、下载验证、修改、烧录一气呵成，而且也让自行设计开发逻辑芯片的梦想得以实现。
是何因素促成数码电路学习的方式改变呢？究其原因首推可程序逻辑元件(PLD)的快速发展。逻辑芯片大致上分成标准逻辑芯片(Standard Logic)与应用规格芯片(ASIC)两类；而PLD为ASIC之一种。
PLD由小而大分为以下几种：小型/简单型PLD(Simple PLD)、复杂型CPLD(Complex PLD)、场可规划型闸阵列(FPGA)。
CPLD是较复杂的逻辑元件，它整合了更多的PLD逻辑方块及相互关系联机架构，芯片内含多个类似PAL的方块及可程序化之绕线。nextpage
2.CPLD架构区分
分为EEPROM（Flash）架构和SRAM架构：
EEPROM架构密度小，多用于5,000闸以下的小规模设计，适合做复杂的组合逻辑，如：编码器。
SRAM架构的CPLD(FPGA)，密度高，暂存器多，多用于10,000闸以上的大型设计，适合做复杂的时序逻辑，如数码信号处理及各种算法等。
三、CPLD基本结构
CPLD 是Complex PLD 的简称，顾名思义，其系一种较PLD 为复杂的辑元件。CPLD 是一种整合性较高的辑元件。由于具有高整合性的特点，故其有性能提升，可靠增加，PCB 面积减少及成本下等优点。CPLD 元件，基本上是由许多个辑方块(Logic Blocks)所组合而成的。而各个辑方块均相似于一个简单的PLD 元件(如22V10)。辑方块间的相互关系则由可编程的线架构，将整个辑电合成而成。CPLD 的架构方块图，如图1所示。
图1 CPLD 之架构方块图
每一个辑方块(Logic Block)内的内部示意图，则如图2所示。
图2 辑方块(Logic Block)内部之架构示意图
常的CPLD 元件有Altera 公司的Max 5000 及Ｍax 7000 系、Ｃypress 的Max 340 及Flash 370 系...等，一般CPLD 元件的可辑闸(gate count)约在1000~7000 Gate之间。
因此目前在CPLD装置的发展上，通常都是怎么选用的，是否会觉得：CPLD（Complex Programmable Logic Device；复杂可程序逻辑装置）在整个PLD领域中，似乎有点象是个演进历程的步阶性产品，比CPLD简易的有SPLD（Simple Programmable Logic Device；简易可程序逻辑装置），而比CPLD复杂的则有FPGA（Field Programmable Gate Array；现场可程序逻辑阵列）。在诸多特性表现上CPLD也都是介于SPLD与FPGA间，如逻辑资源密度、功耗用电、封装大小与脚位数目、以及价格等，因此也认为，CPLD面临「高不成、低不就的夹心危机」。
